|
|
Part: MCD221TS
Category:
Description:
Company:
Datasheet: Download MCD221TS datasheet File size : 994 kB
Request For quote: Find where to buy MCD221TS
Datasheet text preview:
MOTOROLA
SEMICONDUCTOR TECHNICAL DATA
Order this document by MCD221TS/D
MCD221
Technical Summary
CD Interface and Audio Processor (CIAP)
T h i s technical summary provides a brief description of the MCD221 CD╜Interface and Audio Processor. A complete data sheet for the MCD221 is available and can be ordered from your local Motorola sales office. The order number is MCD221/D. The MCD221 has two main functions. The first is to form an interface between a CD drive unit and a CD╜i or Photo╜CD player. The connection to the drive is designed for both applications and can be either a Digital Out (EBU standard) interface, or an I2S plus subcode interface. The host interface can be e i t h e r a 68000 interface for CD╜i players, or a serial (SPI) interface for Photo╜CD. The second function of the MCD221 is to decode ADPCM (CD╜i base case) audio, to perform audio mixing functions as specified in the Green Book, and to be able to add external audio to the base case audio. The MCD221 can also be used for handling the ADPCM decoding for Photo╜CD. The main features of the MCD221 are as follows: ╥ Accepts Audio Inputs in I2S Format (MPEG1) for Mixing with CIAP Internal Audio ╥ Output Can Be Either I2S or SONY Format ╥ Data Input Rate Can Be Up to 2 Times Normal Speed ╥ Can Connect to a Host via Either a 68K or Serial Interface ╥ 80╜Pin Quad Flat Pack (QFP)
FU SUFFIX QFP PACKAGE CASE 841B╜01
ORDERING INFORMATION
MCD221FU QFP
NOTE: Supply of this Video╜CD IC does not convey an implied license under any patent right to use this IC in any Video╜CD application. CD╜i is a registered trademark of Philips Consumer Electronics.
╘ Motorola, Inc. 1995 MOTOROLA
REV 0 2/95
MCD221 2╜1
нннннннннннннннн нннн ннннннн н нннннннннннннннн нн ннннннннннннннннн н ннннннннннннннннн ннннн ннннннн нн н н н нн н нннннннннннннннннн нн нн н нн нннннннннннннннннн н н нн н нн нннннннннннннннннн нн н нн нннннннннннннннннн н н нн н нннннннннннннннннн нн н нн н нннннннннннннннннн нн н нн нннннннннннннннннн н нн н нн н нннннннннннннннннн нн нн нн н нннннннннннннннннн н н нннннннннннннннннн н нн нн н нн н нн нннннннннннннннннн нн нн нннннннннннннннннн н нн нн н нн нн нн н нннннннннннннннннн нн нннннн нннннннн нннннннннннннннн ннннннннннннннн нннннннннннннн ннннн ннннннн
SCLK MOSI MISO MODE_1 MODE_0 VDD VSS
MCD221 2╜2
D13 D12 D11 D10 VSS VDD D9 D8 D7 D6 D5 D4 D3 D2 VSS VDD D1 D0 TESTMODE RESET
61
80
DAOUT CLOUT WSOUT XDAI XWSI XCLI SUBCODE/EBU EFI CLI WSI DAI VSS V DD
60
1
PIN ASSIGNMENT
41
20
21
40
A13 TDI TDO TMS TCK VDD VSS INT IACK REQ ACK RDY DONE VDD VSS CS ISEL NC SYSCLK2 SYS_CLK_OUT
MOTOROLA
A 12 D14 D15 V DD V SS DTACK R/W A1 A2 A3 A4 A5 A6 A7 A8 A9 V DD V SS A 10 A11
PIN DESCRIPTIONS
SIGNAL DESCRIPTIONS Host Interface
Mnemonic A[13 ... 1] D[15 ... 0] CS R/W DTACK Type O B I I B Name and Function System Address Bus. The address must be stable before CS is asserted. Active HIGH. System Data Bus. The data lines must be stable when CS is active during a write and before DTACK is asserted during a read. Tri╜state. Chip Select. Used to access the CIAP internal registers and buffers. Active LOW. Read/Write. Indicates the direction of the data transfer. When LOW, the transfer is to the CIAP. Data Transfer Acknowledge. Active LOW. During normal host access, DTACK is an output indicating that data has been put on (read cycles) or read from (write cycles) the data bus. (Active pullup.) During DMA, DTACK is an input indicating that the memory has put data on the data bus. Interrupt. Released when the interrupt status register is read. Active LOW. Interrupt Acknowledge. Active LOW. DMA Request. Active LOW. Acknowledge. DMA handshake signal indicating that the bus is available for data transfer. Active LOW. Ready. DMA handshake signal indicating that the CIAP has completed the data transfer. Tri╜state. Active LOW. When released by the CIAP, the output is forced high for a few nanoseconds before it is made tri╜state. Done. Indicates the last transfer of a DMA burst. Active LOW.
INT IACK REQ ACK RDY
O I O I O
DONE
I
Serial Interface
Mnemonic SCLK MOSI MISO Type I I Serial Clock. Name and Function
Data Input
CLI
External Audio Interface
Mnemonic
MOTOROLA
н н ооооооооооооооооононооооо оо оо ннннннннннннннннннннннннн онннннннннннннннннннннннн он ннннннннннннннннно о нн нн ооооооооооооооооооооооооо нннннннн нооооооооооооооооооооооон ннннннннннннннннннннннно но н ннннннннннннннннннннннннн оооооооооооооооооо о ооооооооооооооооооооооооо оо оооооооооооооооооо о оо ооооооооооооооооооооооооо оо ооооооооооооооооооооооооо оо ооооооооооооооооооооооооо оооооооо ооооооооооооооооооооооооо оо о ооооооооооооооооооооооооо оо ооооооооооооооооооооооооо оо ооооооооооооооооооооооооо оооооооо о оооооооооооооооооо о о о оооооооо оооооооооооооооооо о оооооооооооооооооооооооо о ннннннннннннннннннооооооо но оооооооооооооооооо н оо ооооооооооооооооооннннннн он ннннннннннннннннннооооооо но ннннннннннннннннннооооооо ннн ооооооооооооооооооооннннн он о ннннннннннннннннннннннннн нннннннн нооооо
Serial Data. Master out, slave in. Serial Data. Master in, slave out. Serial Interface MODE bits. 00 = Write selected register 01 = Read selected register 10 = Write address 11 = No action O I MODE_0, MODE_1 Mnemonic Type I I I I I Name and Function Serial Bit Clock Input. Word Clock Input. Serial Data Input. Error Flag Input. WSI DAI EFI SUBCODE/EBU Subcode (P ... W) serial data input or EBU input for both main channel and subchannel. Type I I I Name and Function XCLI External Audio Serial Bit Clock Input. When not used, the pin must be connected to VCC or VSS. External Audio Word Clock Input. When not used, the pin must be connected to VCC or VSS. XWSI XDAI External Audio Data Input. When not used, the pin must be connected to VCC or VSS.
MCD221 2╜3
Others parts begin by mc
|
|
|
