|
|
Part: CY7C1381CV25-100BGI
Category:
Description: 512K X 36 / 1M X 18 Flow-thru SRAM
Company: Cypress Semiconductor Corp.
Datasheet: Download CY7C1381CV25-100BGI datasheet File size : 207 kB
Request For quote: Find where to buy CY7C1381CV25-100BGI
Datasheet text preview:
PRELIMINARY
CY7C1381C V25 CY7C1383C V25
512K x 36 / 1M x 18 Flow-Thru SRAM
Features
· · · · · · · · · · · Fast access times: 6.5, 7.5, 8.5 ns Fast clock speed: 133, 117, 100 MHz Provide high-performance 2-1-1-1 access rate Optimal for depth expansion 2.5V ± 5% power supply Common data inputs and data outputs Byte Write Enable and Global Write control Chip enable for address pipeline Address, data, and control registers Internally self-timed Write Cycle Burst control pins (interleaved or linear burst sequence) · Automatic power-down available using ZZ mode or CE deselect · Available in 100-pin TQFP, 119-ball BGA, and 165-ball FBGA Packages · JTAG boundary scan for BGA packaging version chronous peripheral circuitry and a 2-bit counter for internal burst operation. All synchronous inputs are gated by registers controlled by a positive-edge-triggered Clock Input (CLK). The synchronous inputs include all addresses, all data inputs, address-pipelining Chip Enable (CE), Burst Control Inputs (ADSC, ADSP, and ADV), Write Enables (BWa, BWb, BWc, BWd, and BWE), and Global Write (GW). Asynchronous inputs include the output enable (OE) and burst mode control (MODE). The data outputs (Q), enabled by OE, are also asynchronous. Addresses and chip enables are registered with either Address Status Processor (ADSP) or Address Status Controller (ADSC) input pins. Subsequent burst addresses can be internally generated as controlled by the Burst Advance pin (ADV). Address, data inputs, and write controls are registered on-chip to initiate self-timed Write cycle. Write cycles can be one to four bytes wide as controlled by the write control inputs. Individual byte write allows individual byte to be written. BWa controls DQ1DQ8 and DP1. BWb controls DQ9DQ16 and DP2. BWc controls DQ17DQ24and DP3. BWd controls DQ25DQ32 and DP4. BWa, BWb BWc, and BWd can be active only with BWE being LOW. GW being LOW causes all bytes to be written. WRITE pass-through capability allows written data available at the output for the next ReaD cycle. This device also incorporates pipelined enable circuit for easy depth expansion without penalizing system performance. All inputs and outputs of the CY7C1381CV25 and the CY7C1383CV25 are JEDEC standard JESD8-5 compatible.
Functional Description
The Cypress Synchronous Burst SRAM family employs high-speed, low power CMOS designs using advanced single layer polysilicon, three-layer metal technology. Each memory cell consists of six transistors. The CY7C1381CV25 and CY7C1383CV25 SRAMs integrate 524,288x36 and 1,048,576x18SRAM cells with advanced syn-
Selection Guide
133 MHz Maximum Access Time Maximum Operating Current Maximum CMOS Standby Current 6.5 210 70 117 MHz 7.5 190 70 100 MHz 8.5 175 70 Unit ns mA mA
Cypress Semiconductor Corporation Document #: 38-05241 Rev. **
·
3901 North First Street
·
San Jose
·
CA 95134 · 408-943-2600 Revised August 26, 2002
PRELIMINARY
Functional Block Diagram
Logic Block Diagram x18
MODE (A0,A1) 2 CLK ADV ADSC ADSP A[19:0] GW BWE BWS b BWS a BURST Q0 CE COUNTERQ 1 CLR Q 20 18 ADDRESS CE REGISTER D D DQb[15:8],DP1Q BYTEWRITE REGISTERS D DQa[7:0],DP0 Q BYTEWRITE REGISTERS 18 20
CY7C1381CV25 CY7C1383CV25
1M X 18 MEMORY ARRAY
CE1 CE2 CE3
18 D ENABLE Q CE REGISTER CLK
18
INPUT REGISTERS CLK OE ZZ SLEEP CONTROL DQ[15:0] DP[1:0]
Logic Block Diagram x36:
MODE (A0,A1) 2 CLK ADV ADSC ADSP A[18:0] GW BWE BWS d BWSc BWSb BWS a CE1 CE2 CE3 BURST Q0 CE COUNTER Q1 CLR Q 19 17 ADDRESS CE REGISTER D Q D DQd[31:24],DP3 BYTEWRITE REGISTERS D DQc[23:16],DP2 Q BYTEWRITE REGISTERS D DQb[15:8],DP1 Q BYTEWRITE REGISTERS D DQa[7:0],DP0Q BYTEWRITE REGISTERS D ENABLE Q CE REGISTER CLK INPUT REGISTERS CLK OE ZZ SLEEP CONTROL DQ[31:0] DP[3:0] 17 19
512K X 36 MEMORY ARRAY
36
36
Document #: 38-05241 Rev. **
Page 2 of 31
PRELIMINARY
Pin Configurations
100-Pin TQFP Packages
A A CE1 CE2 BWd BWc BWb BWa CE3 VDD VSS CLK GW BWE OE ADSC ADSP ADV A A
CY7C1381CV25 CY7C1383CV25
100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81
DPc DQc DQc VDDQ VSSQ DQc DQc DQc DQc VSSQ VDDQ DQc DQc NC VDD NC VSS DQd DQd VDDQ VSSQ DQd DQd DQd DQd VSSQ VDDQ DQd DQd DPd
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30
CY7C1381CV25 (512K X 36)
80 79 78 77 76 75 74 73 72 71 70 69 68 67 66 65 64 63 62 61 60 59 58 57 56 55 54 53 52 51
DPb DQb DQb VDDQ VSSQ DQb DQb DQb DQb VSSQ VDDQ DQb DQb VSS NC VDD ZZ DQa DQa VDDQ VSSQ DQa DQa DQa DQa VSSQ VDDQ DQa DQa DPa
NC NC NC VDDQ VSSQ NC NC DQb DQb VSSQ VDDQ DQb DQb NC VDD NC VSS DQb DQb VDDQ VSSQ DQb DQb DPb NC VSSQ VDDQ NC NC NC
100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81
A A CE1 CE2 NC NC BWb BWa CE3 VDD VSS CLK GW BWE OE ADSC ADSP ADV A A
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30
C Y 7 C 1 3 8 3 C V 25 (1M x 18)
80 79 78 77 76 75 74 73 72 71 70 69 68 67 66 65 64 63 62 61 60 59 58 57 56 55 54 53 52 51
A NC NC VDDQ VSSQ NC DPa DQa DQa VSSQ VDDQ DQa DQa VSS NC VDD ZZ DQa DQa VDDQ VSSQ DQa DQa NC NC VSSQ VDDQ NC NC NC
31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50
Document #: 38-05241 Rev. **
MODE A A A A A1 A0 NC NC VSS VDD A A A A A A A A A
MODE A A A A A1 A0 NC NC VSS VDD A A A A A A A A A
31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50
Page 3 of 31
PRELIMINARY
Pin Configurations (continued)
119-Ball BGA
CY7C1381CV25 (512K x 36) 1 A B C D E F G H J K L M N P R T U VDDQ NC NC DQc DQc VDDQ DQc DQc VDDQ DQd DQd VDDQ DQd DQd NC NC VDDQ 2 A A A DQPc DQc DQc DQc DQc VDD DQd DQd DQd DQd DQPd A 72M TMS 3 A A A VSS VSS VSS BWc VSS NC VSS BWd VSS VSS VSS MODE A TDI 4 ADSP ADSC VDD NC CE1 OE ADV GW VDD CLK NC BWE A1 A0 VDD A TCK 5 A A A VSS VSS VSS BWb VSS NC VSS BWa VSS VSS VSS NC A TDO 6 A A A DQPb DQb DQb DQb DQb VDD DQa DQa DQa DQa DQPa A 36M NC
CY7C1381CV25 CY7C1383CV25
7 VDDQ NC NC DQb DQb VDDQ DQb DQb VDDQ DQa DQa VDDQ DQa DQa NC ZZ VDDQ
CY7C1383CV25 (1M x 18) 1 A B C D E F G H J K L M N P R T U VDDQ NC NC DQb NC VDDQ NC DQb VDDQ NC DQb VDDQ DQb NC NC 72M VDDQ 2 A A A NC DQb NC DQb NC VDD DQb NC DQb NC DQPb A A TMS 3 A A A VSS VSS VSS BWb VSS NC VSS VSS VSS VSS VSS MODE A TDI 4 ADSP ADSC VDD NC CE1 OE ADV GW VDD CLK NC BWE A1 A0 VDD 36M TCK 5 A A A VSS VSS VSS VSS VSS NC VSS BWa VSS VSS VSS NC A TDO 6 A A A DQPa NC DQa NC DQb VDD NC DQa NC DQa NC A A NC 7 VDDQ NC NC NC DQa VDDQ DQa NC VDDQ DQa NC VDDQ NC DQa NC ZZ VDDQ
Document #: 38-05241 Rev. **
Page 4 of 31
PRELIMINARY
Pin Configurations (continued)
165-Ball Bump FBGA CY7C1381CV25 (512K x 36) - 11 x 15 FBGA
1 A B C D E F G H J K L M N P R
NC NC DPc DQc DQc DQc DQc NC DQd DQd DQd DQd DPd NC MODE
CY7C1381CV25 CY7C1383CV25
2
A A NC DQc DQc DQc DQc VSS DQd DQd DQd DQd NC 72M 36M
3
C E1 C E2 V D DQ V D DQ V D DQ V D DQ V D DQ NC V D DQ V D DQ V D DQ V D DQ V D DQ A A
4
BW c BW d VSS V DD V DD V DD V DD V DD V DD V DD V DD V DD VSS A A
5
BW b BWa VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS NC TD I TM S
6
C E3 CLK V SS V SS V SS V SS V SS V SS V SS V SS V SS V SS A A1 A0
7
BW E GW VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS NC TD O T CK
8
A D SC OE VSS V DD V DD V DD V DD V DD V DD V DD V DD V DD VSS A A
9
ADV ADSP V D DQ V D DQ V D DQ V D DQ V D DQ NC V D DQ V D DQ V D DQ V D DQ V D DQ A A
10
A A NC DQb DQb DQb DQb NC DQa DQa DQa DQa NC A A
11
NC 144M DPb DQb DQb DQb DQb ZZ DQa DQa DQa DQa DP a A A
CY7C1383CV25 (1M x 18) - 11 x 15 FBGA
1 A B C D E F G H J K L M N P R
NC NC NC NC NC NC NC NC DQb DQb DQb DQb DPb NC MODE
2
A A NC DQb DQb DQb DQb VSS NC NC NC NC NC 72M 36M
3
C E1 C E2 V DDQ V DDQ V DDQ V DDQ V DDQ NC V DDQ V DDQ V DDQ V DDQ V DDQ A A
4
BW b NC VSS V DD V DD V DD V DD V DD V DD V DD V DD V DD VSS A A
5
NC BWa VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS NC TD I T MS
6
C E3 CLK VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS A A1 A0
7
BWE GW VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS NC TD O TC K
8
ADSC OE VSS V DD V DD V DD V DD V DD V DD V DD V DD V DD VSS A A
9
ADV ADSP V DDQ V DDQ V DDQ V DDQ V DDQ NC V DDQ V DDQ V DDQ V DDQ V DDQ A A
10
A A NC NC NC NC NC NC DQa DQa DQa DQa NC A A
11
A 144M DPa DQa DQa DQa DQa ZZ NC NC NC NC NC A A
Document #: 38-05241 Rev. **
Page 5 of 31
Others parts begin by cy
CY-1 CY-2 CY-3 CY-4 CY-5 CY-6 CY-7 CY-8 CY-9 CY-10 CY-11 CY-12 CY-13 CY-14 CY-15 CY-16 CY-17 CY-18 CY-19 CY-20 CY-21 CY-22 CY-23 CY-24 CY-25 CY-26 CY-27 CY-28 CY-29 CY-30 CY-31 CY-32 CY-33 CY-34 CY-35 CY-36 CY-37 CY-38 CY-39 CY-40 CY-41 CY-42 CY-43 CY-44 CY-45 CY-46 CY-47 CY-48 CY-49 CY-50 CY-51 CY-52
|
|
|
