|
|
Part: CY7C1382B
Category:
Description: 512K X 36/1M X 18 Pipelined SRAM
Company: Cypress Semiconductor Corp.
Datasheet: Download CY7C1382B datasheet File size : 207 kB
Request For quote: Find where to buy CY7C1382B
Datasheet text preview:
380B
CY7C1380B CY7C1382B 512K x 36/1M x 18 Pipelined SRAM
Features
· · · · · · · · · · · Fast clock speed: 200, 167, 150, 133 MHz Provide high-performance 3-1-1-1 access rate Fast OE access times: 3.0, 3.4, 3.8, and 4.2 ns Optimal for depth expansion 3.3V (5% / +10%) power supply Common data inputs and data outputs Byte Write Enable and Global Write control Chip enable for address pipeline Address, data, and control registers Internally self-timed Write Cycle Burst control pins (interleaved or linear burst sequence) · Automatic power-down available using ZZ mode or CE deselect · High-density, high-speed packages · JTAG boundary scan for BGA packaging version isters controlled by a positive-edge-triggered Clock Input (CLK). The synchronous inputs include all addresses, all data inputs, address-pipelining Chip Enable (CE), burst control inputs (ADSC, ADSP, and ADV), write enables (BWa, BWb, BWc, BWd and BWE), and Global Write (GW). Asynchronous inputs include the Output Enable (OE) and burst mode control (MODE). DQa,b,c,d and DPa,b,c,d apply to CY7C1380B and DQa,b and DPa,b apply to CY7C1382B. a, b, c, d each are 8 bits wide in the case of DQ and 1 bit wide in the case of DP. Addresses and chip enables are registered with either Address Status Processor (ADSP) or Address Status Controller (ADSC) input pins. Subsequent burst addresses can be internally generated as controlled by the Burst Advance Pin (ADV). Address, data inputs, and write controls are registered on-chip to initiate self-timed WRITE cycle. WRITE cycles can be one to four bytes wide as controlled by the write control inputs. Individual byte write allows individual byte to be written. BWa controls DQa and DPa. BWb controls DQb and DPb. BWc controls DQc and DPc. BWd controls DQd and DPd. BWa, BWb, BWc, and BWd can be active only with BWE being LOW. GW being LOW causes all bytes to be written. WRITE pass-through capability allows written data available at the output for the immediately next READ cycle. This device also incorporates pipelined enable circuit for easy depth expansion without penalizing system performance. All inputs and outputs of the CY7C1380B and the CY7C1382B are JEDEC standard JESD8-5 compatible.
Functional Description
The Cypress Synchronous Burst SRAM family employs high-speed, low-power CMOS designs using advanced single-layer polysilicon, triple-layer metal technology. Each memory cell consists of six transistors. The CY7C1380B and CY7C1382B SRAMs integrate 524,288x36 and 1,048,576x18 SRAM cells with advanced synchronous peripheral circuitry and a 2-bit counter for internal burst operation. All synchronous inputs are gated by reg-
Selection Guide
200 MHz Maximum Access Time (ns) Maximum Operating Current (mA) Maximum CMOS Standby Current (mA) Commercial 3.0 315 20 167 MHz 3.4 285 20 150 MHz 3.8 265 20 133 MHz 4.2 245 20
Cypress Semiconductor Corporation Document #: 38-05267 Rev. *A
·
3901 North First Street
·
San Jose
·
CA 95134 · 408-943-2600 Revised October 8, 2001
CY7C1380B CY7C1 382B
Logic Block Diagram CY7C1380B - 512K x 36
MODE (A[1;0]) 2 CLK ADV ADSC ADSP A[18:0] GW BWE BW d BWc D BWb D BWa CE1 CE2 CE3 D BURST Q0 CE COUNTER Q1 CLR Q 19 17 D ADDRESS CE REGISTER D DQd, DPd BYTEWRITE REGISTERS DQc, DPc BYTEWRITE REGISTERS DQb, DPb BYTEWRITE REGISTERS DQa, DPa BYTEWRITE REGISTERS ENABLE CE REGISTER Q 17 19
512K X36 MEMORY ARRAY
D
Q
Q
Q 36 Q 36
D ENABLE DELAY Q REGISTER OE ZZ SLEEP CONTROL
OUTPUT REGISTERS CLK
INPUT REGISTERS CLK
DQa,b,c,d DPa,b
Logic Block Diagram CY7C1382B - 1M x 18
MODE (A[1;0]) 2 CLK ADV ADSC ADSP A[19:0] GW BWE BW b BWa BURST Q0 CE COUNTER Q1 CLR Q 19 17 D ADDRESS CE REGISTER D DQb, DPb BYTEWRITE REGISTERS DQa, DPa BYTEWRITE REGISTERS Q 17 19
1M X 18 MEMORY ARRAY
D
Q
CE1 CE2 CE3
18 D ENABLE CE CE REGISTER Q
18
D ENABLE DELAY Q REGISTER OE ZZ SLEEP CONTROL
OUTPUT REGISTERS CLK
INPUT REGISTERS CLK
DQa,b DPa,b
Document #: 38-05267 Rev. *A
Page 2 of 34
CY7C1380B CY7C1 382B
Pin Configurations
100-Pin TQFP (Top View)
A A CE1 CE2 BWd BWc BWb BWa CE3 VDD VSS CLK GW BWE OE ADSC ADSP ADV A A
DQPc DQc DQc VDDQ VSSQ DQc DQc DQc DQc VSSQ VDDQ DQc DQc NC VDD NC VSS DQd DQd VDDQ VSSQ DQd DQd DQd DQd VSSQ VDDQ DQd DQd DQPd
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30
CY7C1380B (512K X 36)
80 79 78 77 76 75 74 73 72 71 70 69 68 67 66 65 64 63 62 61 60 59 58 57 56 55 54 53 52 51
DQPb NC NC DQb NC DQb VDDQ VDDQ VSSQ VSSQ NC DQb NC DQb DQb DQb DQb DQb VSSQ VSSQ VDDQ VDDQ DQb DQb DQb DQb NC VSS VDD NC NC VDD VSS ZZ DQb DQa DQa DQb VDDQ VDDQ VSSQ VSSQ DQa DQb DQa DQb DQa DPb NC DQa VSSQ VSSQ VDDQ VDDQ NC DQa NC DQa DQPa NC
100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81
100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81
A A CE1 CE2 NC NC BWb BWa CE3 VDD VSS CLK GW BWE OE ADSC ADSP ADV A A
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30
CY7C1382B (1M x 18)
80 79 78 77 76 75 74 73 72 71 70 69 68 67 66 65 64 63 62 61 60 59 58 57 56 55 54 53 52 51
A NC NC VD D Q VS S Q NC DPa DQa DQa VS S Q VD D Q DQa DQa VS S NC VD D ZZ DQa DQa VD D Q VS S Q DQa DQa NC NC VS S Q VD D Q NC NC NC
31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50
MODE A A A A A1 A0 NC NC V SS VDD A A A A A A A A A
MODE A A A A A1 A0 NC NC VSS VDD
Document #: 38-05267 Rev. *A
A A A A A A A A A
31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50
Page 3 of 34
CY7C1380B CY7C1 382B
Pin Configurations (continued)
CY7C1380B (512K x 36)
1 A B C D E F G H J K L M N P R T U VDDQ NC NC DQc DQc VDDQ DQc DQc VDDQ DQd DQd VDDQ DQd DQd NC NC VDDQ 2 A A A DPc DQc DQc DQc DQc VDD DQd DQd DQd DQd DPd A 64M TMS 3 A A A VSS VSS VSS BWc VSS NC VSS BWd VSS VSS VSS MODE A TDI 4 ADSP ADSC VDD NC CE1 OE ADV GW VDD CLK NC BWE A1 A0 VDD A TCK 5 A A A VSS VSS VSS BWb VSS NC VSS BWa VSS VSS VSS VDD A TDO 6 A A A DPb DQb DQb DQb DQb VDD DQa DQa DQa DQa DPa A 32M NC 7 VDDQ NC NC DQb DQb VDDQ DQb DQb VDDQ DQa DQa VDDQ DQa DQa NC ZZ VDDQ
CY7C1382B (1M x 18)
1 A B C D E F G H J K L M N P R T U VDDQ NC NC DQb NC VDDQ NC DQb VDDQ NC DQb VDDQ DQb NC NC 64M VDDQ 2 A A A NC DQb NC DQb NC VDD DQb NC DQb NC DPb A A TMS 3 A A A VSS VSS VSS BWb VSS NC VSS VSS VSS VSS VSS MODE A TDI 4 ADSP ADSC VDD NC CE1 OE ADV GW VDD CLK NC BWE A1 A0 VDD 32M TCK 5 A A A VSS VSS VSS VSS VSS NC VSS BWa VSS VSS VSS VDD A TDO 6 A A A DPa NC DQa NC DQa VDD NC DQa NC DQa NC A A NC 7 VDDQ NC NC NC DQa VDDQ DQa NC VDDQ DQa NC VDDQ NC DQa NC ZZ VDDQ
Document #: 38-05267 Rev. *A
Page 4 of 34
CY7C1380B CY7C1 382B
Pin Configurations (continued)
165-Ball Bump FBGA CY7C1380B (512K x 36) - 11 x 15 FBGA
1 A B C D E F G H J K L M N P R
NC NC DPc DQc DQc DQc DQc V DD DQd DQd DQd DQd DPd NC MODE
2
A A NC DQc DQc DQc DQc VSS DQd DQd DQd DQd NC 64M 32M
3
C E1 C E2 V D DQ V D DQ V D DQ V D DQ V D DQ NC V D DQ V D DQ V D DQ V D DQ V D DQ A A
4
BW c BW d VSS V DD V DD V DD V DD V DD V DD V DD V DD V DD VSS A A
5
BW b BWa VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS NC TD I TM S
6
C E3 CLK V SS V SS V SS V SS V SS V SS V SS V SS V SS V SS A A1 A0
7
BW E GW VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS TD O T CK
8
A D SC OE VSS V DD V DD V DD V DD V DD V DD V DD V DD V DD VSS A A
9
ADV ADSP V D DQ V D DQ V D DQ V D DQ V D DQ NC V D DQ V D DQ V D DQ V D DQ V D DQ A A
10
A A NC DQb DQb DQb DQb NC DQa DQa DQa DQa NC A A
11
NC 128M DPb DQb DQb DQb DQb ZZ DQa DQa DQa DQa DPa A A
CY7C1382B (1M x 18) - 11 x 15 FBGA
1 A B C D E F G H J K L M N P R
NC NC NC NC NC NC NC VDD DQb DQb DQb DQb DPb NC MODE
2
A A NC DQb DQb DQb DQb VSS NC NC NC NC NC 64M 32M
3
C E1 C E2 V DDQ V DDQ V DDQ V DDQ V DDQ NC V DDQ V DDQ V DDQ V DDQ V DDQ A A
4
BW b NC VSS V DD V DD V DD V DD V DD V DD V DD V DD V DD VSS A A
5
NC BWa VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS NC TD I T MS
6
C E3 CLK VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS A A1 A0
7
BWE GW VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS TD O TC K
8
ADSC OE VSS V DD V DD V DD V DD V DD V DD V DD V DD V DD VSS A A
9
ADV ADSP V DDQ V DDQ V DDQ V DDQ V DDQ NC V DDQ V DDQ V DDQ V DDQ V DDQ A A
10
A A NC NC NC NC NC NC DQa DQa DQa DQa NC A A
11
A 128M DPa DQa DQa DQa DQa ZZ NC NC NC NC NC A A
Document #: 38-05267 Rev. *A
Page 5 of 34
Others parts begin by cy
CY-1 CY-2 CY-3 CY-4 CY-5 CY-6 CY-7 CY-8 CY-9 CY-10 CY-11 CY-12 CY-13 CY-14 CY-15 CY-16 CY-17 CY-18 CY-19 CY-20 CY-21 CY-22 CY-23 CY-24 CY-25 CY-26 CY-27 CY-28 CY-29 CY-30 CY-31 CY-32 CY-33 CY-34 CY-35 CY-36 CY-37 CY-38 CY-39 CY-40 CY-41 CY-42 CY-43 CY-44 CY-45 CY-46 CY-47 CY-48 CY-49 CY-50 CY-51 CY-52
|
|
|
