|
Details, datasheet, quote on part number:V826432S04SATG
| |
Datasheet text preview:
MOSEL VITELIC
V826432S04SATG 2.5 VOLT 16M x 64 HIGH PERFORMANCE UNBUFFERED DDR SDRAM MODULE
PRELIMINARY
Features
s 184 Pin Unbuffered 33,554,432 x 64 bit Organization SDRAM Modules s Utilizes High Performance 16M x 8 SDRAM in TSOPII-66 Packages s Single +2.5V (± 0.2V) Power Supply s Programmable CAS Latency, Burst Length, and Wrap Sequence (Sequential & Interleave) s Auto Refresh (CBR) and Self Refresh s All Inputs, Outputs are SSTL-2 Compatible s 4096 Refresh Cycles every 64 ms s Serial Present Detect (SPD) s SDRAM Performance
Description
The V826432S04SATG memory module is organized 33,554,432 x 64 bits in a 184 pin memory module. The 32M x 64 memory module uses 16 Mosel-Vitelic 16M x 8 SDRAM. The x64 modules are ideal for use in high performance computer systems where increased memory density and fast access times are required.
Device Usage Chart
Operating Temperature Range
0°C to 70°C
Package Outline JEDEC 66 TSOP II
·
CK Cycle Time (ns) -7
·
Power Std.
·
-75
·
-8
·
L
·
Temperature Mark
Blank
V826432S04SATG Rev. 1.1 February 2001
1
MOSEL VITELIC
V826432S04SATG
Functional Block Diagram
CS0
DM I/O 7 I/O 6 I/O 1 I/O 0 I/O 5 I/O 4 I/O 3 I/O 2 CS DQS
CS1 DQS4 DM4
DM I/O 0 I/O 1 I/O 6 I/O 7 I/O 2 I/O 3 I/O 4 I/O 5 CS DQS DQ32 DQ33 DQ34 DQ35 DQ36 DQ37 DQ38 DQ39 DM I/O 7 I/O 6 I/O 1 I/O 0 I/O 5 I/O 4 I/O 3 I/O 2 CS DQS
DQS0 DM0
DQ0 DQ1 DQ2 DQ3 DQ4 DQ5 DQ6 DQ7
D0
D8
D4
DM I/O 0 I/O 1 I/O 6 I/O 7 I/O 2 I/O 3 I/O 4 I/O 5
CS
DQS
D12
DQS1 DM1
DQ8 DQ9 DQ10 DQ11 DQ12 DQ13 DQ14 DQ15 DM I/O 7 I/O 6 I/O 1 I/O 0 I/O 5 I/O 4 I/O 3 I/O 2 CS DQS
DQS5 DM5
D1
DM I/O 0 I/O 1 I/O 6 I/O 7 I/O 2 I/O 3 I/O 4 I/O 5 CS D Q S
D9
DQ40 DQ41 DQ42 DQ43 DQ44 DQ45 DQ46 DQ47
DM I/O 7 I/O 6 I/O 1 I/O 0 I/O 5 I/O 4 I/O 3 I/O 2
CS
DQS
D5
DM I/O 0 I/O 1 I/O 6 I/O 7 I/O 2 I/O 3 I/O 4 I/O 5
CS
DQS
D13
DQS2 DM2
DQ16 DQ17 DQ18 DQ19 DQ20 DQ21 DQ22 DQ23 DM I/O 7 I/O 6 I/O 1 I/O 0 I/O 5 I/O 4 I/O 3 I/O 2 CS DQS DM I/O I/O I/O I/O I/O I/O I/O I/O 0 1 6 7 2 3 4 5 CS DQS
DQS6 DM6
D2 D10
DQ48 DQ49 DQ50 DQ51 DQ52 DQ53 DQ54 DQ55 DM I/O 7 I/O 6 I/O 1 I/O 0 I/O 5 I/O 4 I/O 3 I/O 2 CS DQS
D6
DM I/O 0 I/O 1 I/O 6 I/O 7 I/O 2 I/O 3 I/O 4 I/O 5
CS
DQS
D14
DQS3 DM3
DQ24 DQ25 DQ26 DQ27 DQ28 DQ29 DQ30 DQ31 DM I/O 7 I/O 6 I/O 1 I/O 0 I/O 5 I/O 4 I/O 3 I/O 2 CS DQS
DQS7 DM7
DM I/O 0 I/O 1 I/O 6 I/O 7 I/O 2 I/O 3 I/O 4 I/O 5 CS DQS DQ56 DQ57 DQ58 DQ59 DQ60 DQ61 DQ62 DQ63 DM I/O 7 I/O 6 I/O 1 I/O 0 I/O 5 I/O 4 I/O 3 I/O 2 CS DQS
D3
D11
D7
DM I/O 0 I/O 1 I/O 6 I/O 7 I/O 2 I/O 3 I/O 4 I/O 5
C S DQS
D15
*Clock Net Wiring Dram1 Serial PD SCL A0 SA0 BA0 - BA1 A0 - A13 RAS CAS VDD /VDDQ A1 SA1 A2 SA2 SDA
Clock Wiring Clock SDRAMs Input CK0/CK0 CK1/CK1 CK2/CK2 4 SDRAMs 6 SDRAMs 6 SDRAMs
Card Edge
Dram2 R=120 Dram3 *(Cap.) Dram4 *(Cap.) Dram5 Dram6
BA0-BA1: SDRAMs D0 - D15 A0-A13: SDRAMs D0 - D15 RAS : SDRAMs D0 - D15 CAS : SDRAMs D0 - D15 CKE1 CKE0 WE CKE: SDRAMs D8 - D15 CKE: SDRAMs D0 - D7 WE: SDRAMs D0 - D15 *If four DRAMs are loaded, Cap will replace DRAM3,4
0.1uF 0.1uF 0.1uF
D0 - D15 D0 - D15 D0 - D15 D0 - D15
VREF VSS VDDID
Strap: see Note 4
Notes: 1. DQ-to-I/O wiring is shown as recommended but may be changed. 2. DQ/DQS/DM/CKE/S relationships must be maintained as shown. 3. DQ, DQS, DM resistors: 22 Ohms. 4. VDDID strap connections (for memory device VDD, VDDQ): STRAP OUT (OPEN): VDD = VDDQ STRAP IN (VSS): VDD VDDQ.
V826432S04SATG Rev. 1.1 February 2001
2
MOSEL VITELIC
Part Number Information
V
MOSEL-VITELIC MANUFACTURED DDR
V826432S04SATG
8
2
64
32
S
0
4
S
A
T
G
GOLD TSOP 2.5V WIDTH DEPTH 184 PIN UNBUFFERED DIMM X 8 COMPONENT SSTL-2 4 BANKS REFRESH RATE 4K Component Rev
Block Diagram
CS0
DQS0 DM0 DQ0 DQ1 DQ2 DQ3 DQ4 DQ5 DQ6 DQ7 DQS1 DM1 DQ8 DQ9 DQ10 DQ11 DQ12 DQ13 DQ14 DQ15 DQS2 DM2 DQ16 DQ17 DQ18 DQ19 DQ20 DQ21 DQ22 DQ23 DQS3 DM3 DQ24 DQ25 DQ26 DQ27 DQ28 DQ29 DQ30 DQ31 DM I/O 7 I/O 6 I/O 1 I/O 0 I/O 5 I/O 4 I/O 3 I/O 2 CS DQS DQ56 DQ57 DQ58 DQ59 DQ60 DQ61 DQ62 DQ63 DM I/O 7 I/O 6 I/O 1 I/O 0 I/O 5 I/O 4 I/O 3 I/O 2 CS DQS DQ48 DQ49 DQ50 DQ51 DQ52 DQ53 DQ54 DQ55 DQS7 DM7 DM I/O 7 I/O 6 I/O 1 I/O 0 I/O 5 I/O 4 I/O 3 I/O 2 CS DQS DM I/O 7 I/O 6 I/O 1 I/O 0 I/O 5 I/O 4 I/O 3 I/O 2 CS DQS DQ40 DQ41 DQ42 DQ43 DQ44 DQ45 DQ46 DQ47 DQS6 DM6 DM I/O 7 I/O 6 I/O 1 I/O 0 I/O 5 I/O 4 I/O 3 I/O 2 CS DQS DM I/O 7 I/O 6 I/O 1 I/O 0 I/O 5 I/O 4 I/O 3 I/O 2 CS DQS DQ32 DQ33 DQ34 DQ35 DQ36 DQ37 DQ38 DQ39 DQS5 DM5 DM I/O 7 I/O 6 I/O 1 I/O 0 I/O 5 I/O 4 I/O 3 I/O 2 CS DQS DQS4 DM4 DM I/O 7 I/O 6 I/O 1 I/O 0 I/O 5 I/O 4 I/O 3 I/O 2 CS DQS
D0
D4
D1
D5
C l o c k Input CK0/CK0 CK1/CK1 CK2/CK2
C l o c k Wiring SDRAMs 2 SDRAMs 3 SDRAMs 3 SDRAMs
D2
D6
D3
D7
S e r i a l PD BA0-BA1 A 0 - A13 RAS CAS CKE0 WE BA0-BA1 : SDRAMs D0 - D7 A0 - A13 : SDRAMs D0 - D7 RAS : SDRAMs D0 - D7 CAS : SDRAMs D0 - D7 CKE : SDRAMs D0 - D7 WE : SDRAMs D0 - D7 SA0 SA1 SA2 A0 A1 A2 SCL SDA
V DD/ V DDQ VREF V SS VDDID
0.1uF 0.1uF 0.1uF
D 0 - D7 D 0 - D7 D 0 - D7 D 0 - D7
S t r a p : see Note 4
Notes: 1 . DQ-to-I/O wiring is shown as recommended but may be changed. 2 . DQ/DQS/DM/CKE/CS relationships must be maintained as shown. 3 . DQ,DQS, DM/DQS resistors : 22 Ohms. 4 . VDDID strap connections (for memory device VDD, VDDQ) : STRAP OUT (OPEN): VDD=VDDQ STRAP IN (V SS ) : VDDVDDQ
V826432S04SATG Rev. 1.1 February 2001
3
|
|
