|
|
Part: MC14043BCL
Category:
Logic
Description: CMOS Msi Quad R-s Latches
Company: Motorola Semiconductor Products
Datasheet: Download MC14043BCL datasheet File size : 1086 kB
Request For quote: Find where to buy MC14043BCL
Datasheet text preview:
MOTOROLA
SEMICONDUCTOR TECHNICAL DATA
CMOS MSI
MC14043B MC14044B
L SUFFIX CERAMIC CASE 620
Quad R╜S Latches
The MC14043B and MC14044B quad R╜S latches are constructed with MOS P╜channel and N╜channel enhancement mode devices in a single monolithic structure. Each latch has an independent Q output and set and reset inputs. The Q outputs are gated through three╜state buffers having a common enable input. The outputs are enabled with a logical "1" or high on the enable input; a logical "0" or low disconnects the latch from the Q outputs, resulting in an open circuit at the Q outputs. ╥ Double Diode Input Protection ╥ Three╜State Outputs with Common Enable ╥ Outputs Capable of Driving Two Low╜power TTL Loads or One Low╜ Power Schottky TTL Load Over the Rated Temperature Range ╥ Supply Voltage Range = 3.0 Vdc to 18 Vdc
P SUFFIX PLASTIC CASE 648
D SUFFIX SOIC CASE 751B
ORDERING INFORMATION
MC14XXXBCP MC14XXXBCL MC14XXXBD Plastic Ceramic SOIC
TA = ╜ 55╟ to 125╟C for all packages.
MC14043B
S0 4 2 Q0 R0 4
MC14044B
13 Q0
R0 S1
3 S0 6 9 Q1 R1
3 6 9
Q1
R1 S2
7 12 10 Q2
VDD = PIN 16 VSS = PIN 8 NC = PIN 13
S1 R2
7 12 10 Q2
VDD = PIN 16 VSS = PIN 8 NC = PIN 2
R2 S3
11 S2 14 1 Q3
11 14 1 Q3
TRUTH TABLE
SRE XX0 Q High Impedance
R3
TRUTH TABLE
SRE XX0 Q High Impedance
15 R3 5 ENABLE 0 0 1 1 0 1 0 1
15 S3 5 ENABLE 0 0 1 1 0 1 0 1
1 No Change 1 0 1 1 1 1
1 0 1 1 1 0 1 No Change
X = Don't Care
X = Don't Care
REV 3 1/94
╘MC1404Inc. 1995 Motorola, 3B MC14044B 162
MOTOROLA CMOS LOGIC DATA
нннннннннннннннннннннннннннннннннн нн нн нн ннн н нннннннннннннннннннннннннннннннннн нн нн нн ннн н ннн н н н н н н н н н нн нн нн ннн н нннннннннннннннннннннннннннннннннн н нннннннннннннннннннннннннннннннннн нн нн нн ннн н нн н нннннннннннннннннннннннннннннннннн н нннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннн нн н нннннннннннннннннннннннннннннннннн н нн н ннн н нн н нннннннннннннннннннннннннннннннннн н нн н нннннннннннннннннннннннннннннннннн нн нн нн ннн н нн н нннннннннннннннннннннннннннннннннн н нннннннннннннннннннннннннннннннннн н н н н н н ннннннннннннннннн н нн нн ннн н нннннннннннннннннннннннннннннннннн нннннннннннннннн н н н ннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн нн нн нн ннн н нннннннннннннннннннннннннннннннннн н ннн н н н н н н н н н нн нн нн ннн н нннннннннннннннннннннннннннннннннн нн нн нн ннн н нннннннннннннннннннннннннннннннннн нн нн нн ннн н нннннннннннннннннннннннннннннннннн нн нн нн ннн н нннннннннннннннннннннннннннннннннн нн нн нн ннн н нннннннннннннннннннннннннннннннннн нн нн нн ннн н нннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннн н нн нн ннн н нннннннннннннннннннннннннннннннннн нн нн нн ннн н нннннннннннннннннннннннннннннннннн нн нн нн ннн н нннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннн н нн нн ннн н нннннннннннннннннннннннннннннннннн нн нн нн ннн н ннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн нн нн нн ннн н нннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннн н нн нн ннн н нннннннннннннннннннннннннннннннннн нн нн нн ннн н нннннннннннннннннннннннннннннннннн нн нн нн ннн н нннннннннннннннннннннннннннннннннн нн нн нн ннн н ннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн нн нн нн ннн н нннннннннннннннннннннннннннннннннн нн нн нн ннн н нннннннннннннннннннннннннннннннннн нн нн нн ннн н нннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннн н нн нн ннн н нннннннннннннннннннннннннннннннннн нн нн нн ннн н ннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн нн нн нн ннн н нннннннннннннннннннннннннннннннннн нн нн нн ннн н нннннннннннннннннннннннннннннннннн нн нн нн ннн н нннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннн н нн нн ннн н нннннннннннннннннннннннннннннннннн нн нн нн ннн н ннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн нн нн нн ннн н нннннннннннннннннннннннннннннннннн нн нн нн ннн н нннннннннннннннннннннннннннннннннн нн нн нн ннн н нннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннн н нн нн ннн н нннннннннннннннннннннннннннннннннн нн нн нн ннн н ннн н н н н н н н н н н нн ннн н нннннннннннннннннннннннннннннннннн нн н нннннннннннннннннннннннннннннннннн нн нн нн ннн н нннннннннннннннннннннннннннннннннн нн нн нн ннн н нннннннннннннннннннннннннннннннннн нн нн нн ннн н нн н нннннннннннннннннннннннннннннннннн нн нн нн ннн н нннннннннннннннннннннннннннннннннн нн нн нн ннн н нннннннннннннннннннннннннннннннннн нн нн нн ннн н ннн нннн н ннн ннннннннннннннннн нн нн нн ннн н нннннннннннннннннннннннннннннннннн н нн н нннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннннн нн нн нн ннн н ннннн нннннн нннн н н н нн нн нн ннн н н н нн н нннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннннн н н н нн н нннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннннн н н н нн н нннннннннннннннннннннннннннннннннн
** The formulas given are for the typical characteristics only at 25_C. To calculate total supply current at loads other than 50 pF: # Data labelled "Typ" is not to be used for design purposes but is intended as an indication of the IC's potential performance.
where: IT is in ╣A (per package), CL in pF, V = (VDD ╜ VSS) in volts, f in kHz is input frequency, and k = 0.004.
* Maximum Ratings are those values beyond which damage to the device may occur. Temperature Derating: Plastic "P and D/DW" Packages: ╜ 7.0 mW/_C From 65_C To 125_C Ceramic "L" Packages ╜ 12 mW/_C From 100_C To 125_C
ELECTRICAL CHARACTERISTICS (Voltages Referenced to VSS)
Three╜State Output Leakage Current
Total Supply Current** (Dynamic plus Quiescent, Per Package) (CL = 50 pF on all outputs all buffers switching)
Quiescent Current (Per Package)
Input Capacitance (Vin = 0)
Input Current
Output Drive Current (VOH = 2.5 Vdc) (VOH = 4.6 Vdc) (VOH = 9.5 Vdc) (VOH = 13.5 Vdc)
Input Voltage "0" Level (VO = 4.5 or 0.5 Vdc) (VO = 9.0 or 1.0 Vdc) (VO = 13.5 or 1.5 Vdc)
Output Voltage Vin = VDD or 0
MOTOROLA CMOS LOGIC DATA
(VO = 0.5 or 4.5 Vdc) (VO = 1.0 or 9.0 Vdc) (VO = 1.5 or 13.5 Vdc) Vin = 0 or VDD (VOL = 0.4 Vdc) (VOL = 0.5 Vdc) (VOL = 1.5 Vdc) Characteristic IT(CL) = IT(50 pF) + (CL ╜ 50) Vfk "1" Level "1" Level "1" "0" Level Source Sink Symbol VOH VOL IOH IDD VIH IOL Cin VIL ITL Iin IT VDD Vdc 5.0 10 15 5.0 10 15 5.0 10 15 5.0 5.0 10 15 5.0 10 15 5.0 10 15 5.0 10 15 5.0 10 15 15 15 -- ╜ 3.0 ╜ 0.64 ╜ 1.6 ╜ 4.2 4.95 9.95 14.95 0.64 1.6 4.2 Min 3.5 7.0 11 -- -- -- -- -- -- -- -- -- -- -- -- ╜ 55_C ╠ 0.1 ╠ 0.1 0.05 0.05 0.05 Max 1.0 2.0 4.0 1.5 3.0 4.0 -- -- -- -- -- -- -- -- -- -- -- -- -- -- ╜ 2.4 ╜ 0.51 ╜ 1.3 ╜ 3.4 4.95 9.95 14.95 0.51 1.3 3.4 IT = (0.58 ╣A/kHz) f + IDD IT = (1.15 ╣A/kHz) f + IDD IT = (1.73 ╣A/kHz) f + IDD Min 3.5 7.0 11 -- -- -- -- -- -- -- -- -- -- -- -- ╠ 0.00001 ╠ 0.0001 ╜ 4.2 ╜ 0.88 ╜ 2.25 ╜ 8.8 Typ # 0.002 0.004 0.006 25_C 0.88 2.25 8.8 2.75 5.50 8.25 2.25 4.50 6.75 5.0 5.0 10 15 0 0 0 ╠ 0.1 ╠ 0.1 0.05 0.05 0.05 Max 1.0 2.0 4.0 7.5 1.5 3.0 4.0 -- -- -- -- -- -- -- -- -- -- -- -- --
╜ 1.7 ╜ 0.36 ╜ 0.9 ╜ 2.4
MC14043B MC14044B 163
4.95 9.95 14.95 0.36 0.9 2.4 Min 3.5 7.0 11 -- -- -- -- -- -- -- -- -- -- -- -- 125_C ╠ 3.0 ╠ 1.0 0.05 0.05 0.05 Max 30 60 120 1.5 3.0 4.0 -- -- -- -- -- -- -- -- -- -- -- -- -- -- mAdc mAdc ╣Adc ╣Adc ╣Adc ╣Adc Unit Vdc Vdc Vdc Vdc pF
нннннннннннннннннннннннннннннннннн нннн нн нннннннннннннннннннннннннннннннннн нннн нн нннннннннннннннннннннннннннннннннн нннн нн ннн н н н н нн нннннннннннннннннннннннннннннннннн нннн нн нннннннннннннннннннннннннннннннннн нннн нн нннннннннннннннннннннннннннннннннн нннн нн нннннннннннннннннннннннннннннннннн нннн нн нннннннннннннннннннннннннннннннннн нннн нн нннннннннннннннннннннннннннннннннн нннн нн нннннннннннннннннннннннннннннннннн нннн нн нннннннннннннннннннннннннннннннннн нннн нн нннннннннннннннннннннннннннннннннн нннн нн нннннннннннннннннннннннннннннннннн нннн нн нннннннннннннннннннннннннннннннннн нннн нн нннннннннннннннннннннннннннннннннн нннн нн нннннннннннннннннннннннннннннннннн нннн нн нннннннннннннннннннннннннннннннннн нннн нн нннннннннннннннннннннннннннннннннн нннн нн нннннннннннннннннннннннннннннннннн нннн нн нннннннннннннннннннннннннннннннннн нннн нн нннннннннннннннннннннннннннннннннн нннн нн нннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннн ннн нн нннннннннннннннннннннннннннннннннн нннн нн ннн н н н н нн нннннннннннннннннннннннннннннннннн нннн нн нннннннннннннннннннннннннннннннннн нннн нн нннннннннннннннннннннннннннннннннн нннн нн нннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннн ннн нн нннннннннннннннннннннннннннннннннн нннн нн ннн н н н н нн нннннннннннннннннннннннннннннннннн нннн нн нннннннннннннннннннннннннннннннннн нннн нн нннннннннннннннннннннннннннннннннн нннн нн нннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннн ннн нн нннннннннннннннннннннннннннннннннн нннн нн ннн н н н н нн нннннннннннннннннннннннннннннннннн нннн н нннннннннннннннн нннннннннннннннннннннннннннннннннн нннн нннннннннннннннннннннннннннннннннн ннннннннннннннннннн нннн нн нн нннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннннн нннн ннн нн нн нннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннннн нннн нн нннннннннннннннннннннннннннннннннн ннннннннннннннннннннн н н н ннн н н н ннннннннннннннннннннн н н н ннннннннннннннннннннн н н н ннн н н н ннннннннннннннннннннн н н н ннннннннннннннннннннн н н н ннннннннннннннннннннн н н н ннннннннннннннннннннн н н н ннннннннннннннннннннн н н н ннннннннннннннннннннн н н н ннннннннннннннннннннн н н н ннннннннннннннннннннн н н н ннннннннннннннннннннн н н н ннннннннннннннннннннн н н н ннннннннннннннннннннн н н н ннннннннннннннннннннн н н н ннннннннннннннннннннн н н н ннннннннннннннннннннн н н н ннннннннннннннннннннн н н н ннннннннннннннннннннн н н н ннннннннннннннннннннн н н н ннннннннннннннннннннн ннннннннннннннннннн н н ннннннннннннннннннннн н н н ннннннннннннннннннннн н нннннннн н н н ннннннннннннннннннннн ннннннннннннннннннн нннннннннннннн н ннннннннннннннннннннн нннннннннннннннннн н н ннннннннннннннннннннн нннн ннннннннннннннннннннн н н ннннннннннннннннннннн
tPLZ, 5.0 -- 150 300 tPHZ, 10 -- 80 160 tPZL, 15 -- 55 110 tPZH * The formulas given are for the typical characteristics only at 25_C. # Data labelled "Typ" is not to be used for design purposes but is intended as an indication of the IC's potential performance. * Maximum Ratings are those values beyond which damage to the device may occur. Temperature Derating: Plastic "P and D/DW" Packages: ╜ 7.0 mW/_C From 65_C To 125_C Ceramic "L" Packages: ╜ 12 mW/_C From 100_C To 125_C
SWITCHING CHARACTERISTICS* (CL = 50 pF, TA = 25_C)
MAXIMUM RATINGS* (Voltages Referenced to VSS)
Three╜State Enable/Disable Delay
Reset, Reset Pulse Width
Set, Set Pulse Width
Propagation Delay Time tPLH = (0.90 ns/pF) CL + 130 ns tPLH = (0.36 ns/pF) CL + 57 ns tPLH = (0.26 ns/pF) CL + 47 ns tPHL = (0.90 ns/pF) CL + 130 ns tPHL = (0.90 ns/pF) CL + 57 ns tPHL = (0.26 ns/pF) CL + 47 ns
Output Rise Time tTLH = (1.35 ns/pF) CL + 32.5 ns tTLH = (0.60 ns/pF) CL + 20 ns tTLH = (0.40 ns/pF) CL + 20 ns Output Fall Time tTHL = (1.35 ns/pF) CL + 32.5 ns tTHL = (0.60 ns/pF) CL + 20 ns tTHL = (0.40 ns/pF) CL + 20 ns
VDD Vin, Vout
Symbol
MC14043B MC14044B 164
Q RESET SET lin, lout PD Tstg TL 90% 10% Lead Temperature (8╜Second Soldering) Storage Temperature Power Dissipation, per Package Input or Output Current (DC or Transient), per Pin Input or Output Voltage (DC or Transient) DC Supply Voltage 20 ns 20 ns Characteristic 50% Parameter
MC14043B
90%
10%
tPHL
10%
tTHL
20 ns
50%
90% 50%
20 ns
tPLH
╜ 0.5 to VDD + 0.5
tTLH
AC WAVEFORMS
╜ 0.5 to + 18.0
╜ 65 to + 150
Value
╠ 10
260
500
Symbol
VOL
VOH
VSS
VDD
VSS
VDD
tPHL
tPLH
tTHL
tTLH
tW
tW
Q
SET
RESET
20 ns
Unit
mW
mA
_C
_C
V
V
VDD Vdc
5.0 10 15
5.0 10 15
5.0 10 15
5.0 10 15
5.0 10 15
5.0 10 15
50%
This device contains protection circuitry to guard against damage due to high static voltages or electric fields. However, precautions must be taken to avoid applications of any voltage higher than maximum rated voltages to this high╜impedance circuit. For proper operation, Vin and Vout should be constrained to the range VSS (Vin or Vout) VDD. Unused inputs must always be tied to an appropriate logic voltage level (e.g., either VSS or VDD). Unused outputs must be left open.
Min
200 100 70
200 100 70
-- -- --
-- -- --
-- -- --
-- -- --
50%
MOTOROLA CMOS LOGIC DATA
tPLH 10% 20 ns tTLH 90%
MC14044B
20 ns
50%
Typ #
175 75 60
175 75 60
100 50 40
100 50 40
80 40 30
80 40 30
v
90%
Max
350 175 120
350 175 120
200 100 80
200 100 80
-- -- --
-- -- --
tPHL 10% 10%
v
tTHL
VSS 20 ns 90% VDD
Unit
VOL VOH VSS VDD ns ns ns ns ns ns ns
Others parts begin by mc
|
|
|
