|
Details, datasheet, quote on part number:JLC1562BF
| |
Datasheet text preview:
JLC1562B I2C Bus I/O Expander
The JLC1562B facilitates easy I2C Bus expandibility. Multiple devices (up to 8 on the same I2C Bus) are easily added as each device has its own selectable 3-bit address. The JLC1562B provides an 8-bit bidirectional input/output port and 6-bit resolution Digital to Analog Converter. The voltage on pins P0-P4 is compared with a controllable threshold voltage and the results are readable through the I2C Bus. I2C Bus interface pins SDA, SCL and A0-A2 are; Serial Data, Serial Clock and Device Address respectively. External interface pins are P0-P7 and VDAC; I/O Port and D/A output.
Features
http://onsemi.com MARKING DIAGRAMS
16 PDIP-16 N SUFFIX CASE 648 1 16 EIAJ-16 F SUFFIX CASE 966 1 A WL, L YY, Y WW, W = Assembly Location = Wafer Lot = Year = Work Week JLC1562B ALYW
╥ ╥ ╥ ╥ ╥ ╥ ╥ ╥ ╥
Pb-Free Packages are Available* Low Power Dissipation I2C-Bus Format (2-Wire Type; SDA, SCL) Data Transfer 6-bit DAC Bus Address Selectable (3-bit) Address Input Pins are Pulled Up to VDD with Internal Resistor I/O Pins are Open Drain Outputs 5 Comparators at Inputs Inputs Protected from External Bus Currents in Power Down Mode
A0 A1 A2 P0 P1 P2 P3 VSS 1 2 3 4 5 6 7 8 16 15 14 13 12 11 10 9 VDD SDA SCL VDAC P7 P6 P5 P4
JLC1562BN AWLYYWW
ORDERING INFORMATION
Device JLC1562BN JLC1562BNG JLC1562BF JLC1562BFEL Package PDIP-16 PDIP-16 (Pb-Free) EIAJ-16 (Pb-Free) EIAJ-16 (Pb-Free) Shipping 500 / Unit PAK 500 / Unit PAK 50 Units / Rail 2000 Units / Reel
Figure 1. Pin Assignment
PIN LIST
A0-A2 P0-P4 P5-P7 SCL SDA VDAC Chip Address Input Comparator Input / Open Drain Output Comparator Input / Open Drain Output Serial Clock Input I2C Data Output DAC Output
For information on tape and reel specifications, including part orientation and tape sizes, please refer to our Tape and Reel Packaging Specifications Brochure, BRD8011/D.
*For additional information on our Pb-Free strategy and soldering details, please download the ON Semiconductor Soldering and Mounting Techniques Reference Manual, SOLDERRM/D.
╘ Semiconductor Components Industries, LLC, 2004
1
July, 2004 - Rev. 4
Publication Order Number: JLC1562B/D
JLC1562B
Power-On Reset
SDA 8 Bit I2C Bus Controller 6 Bit Latch 6-Bit DAC Latch SCL VDD Write Buffer
Shift Register (PISO) (SIPO)
P7 P6 P5 P4 P3 P2 P1 P0 VDAC
A0 A1 A2
1/2 VCC 3 Bit (C5-C7) 5 Bit Comp. A
Latch
5 Bit (C0-C4)
Comp. B
NOTE: Internal Power On Reset sets P0 ~ P7 low, sets VDAC to 1/80 VDD and selects 1/2 VDD for Comparator "B" threshold.
Figure 2. Block Diagram
Pin 1 VDAC Comparator "B" Vref
VDD 16 X R65
R6 4
R6 3 Write Data (2) Vref Selector Bit D6 of Write Data (2) R4 0 D6 1 0 Vref Value Vref = VDAC V + 40 V ref 80 DD
R3 9 Write Data (2) D5 1 R2 D4 1 D3 1 D2 1 ╥ ╥ ╥ ╥ 1LSB + 1 V 80 DD 0 0 0 0 0 0 0 0 0 0 1 0 D1 1 D0 1 Vref 64 V 80 DD ╥ ╥ ╥ ╥ 2V 80 DD 1V 80 DD
R1 GND 6:64 De-MUX (1 of 64 Decoder) Bits D0 - D5 of Write Data (2)
http://onsemi.com
2
JLC1562B
ннн н н н н ннннннннннннннннннннннннннннннннн ннн н ннн н н н н ннннннннннннннннннннннннннннннннн ннн н ннннннннннннннннннннннннннннннннн ннн н ннннннннннннннннннннннннннннннннн ннннннннннннннннннннннннннннннн н ннннннннннннннннннннннннннннннннн ннн нн н ннннннннннннннннннннннннннннннннн ннннннннннннннннннннннннннннннн нн н ннн н н н ннннннннннннннннннннннннннннннннн н н н ннннннннннннннннннннннннннннннннн н н н ннннннннннннннннннннннннннннннннн н н н ннн н н н ннннннннннннннннннннннннннннннннн н н н ннннннннннннннннннннннннннннннннн н н н ннннннннннннннннннннннннннннннннн н н н ннннннннннннннннннннннннннннннннн н н н ннннннннннннннннннннннннннннннннн н н н ннннннннннннннннннннннннннннннннн н н н ннннннннннннннннннннннннннннннннн н н н ннннннннннннннннннннннннннннннннн н н н ннннннннннннннннннннннннннннннннн ннннннннннннннннннннннннннннннн н н ннннннннннннннннннннннннннннннннн ннннннннннннннннннннннннннннннн н н ннннннннннннннннннннннннннннннннн ннннннннннннннннннннннннннннннннн н н н ннннннннннннннннннннннннннннннннн
MAXIMUM RATINGS (Referenced to GND)
Symbol Vdd Vin Parameter Value Unit V V V DC Supply Voltage DC Input Voltage ╜0.5 to +7.0 ╜0.5 to Vdd +0.5 ╜0.5 to Vdd +0.5 25 75 Vout I DC Output Voltage DC Input/Output Current (per Pin) mA mA ╟C ╟C IDD DC Supply Current (VDD and GND Pins) Storage Temperature Range Tstg TL ╜65 to +150 300 Lead Temperature, 1 mm from Case for 10 Seconds Maximum ratings are those values beyond which device damage can occur. Maximum ratings applied to the device are individual stress limit values (not normal operating conditions) and are not valid simultaneously. If these limits are exceeded, device functional operation is not implied, damage may occur and reliability may be affected.
RECOMMENDED OPERATING CONDITIONS
Symbol Vdd
Parameter
Min 4.2 0.0
Max 6.0
Unit V V
DC Supply Voltage DC Input Voltage
Vin, Vout TA
Vdd
Operating Temperature
╜40
+85
╟C
DC CHARACTERISTICS (Referenced to Vss)
Symbol VIH VIL VOL Iin Ioz Ci n Co u t Ci / o VICR ICC Maximum Input Voltage, "H" Maximum Input Voltage, "L"
Guaranteed Limit
Parameter
Min 0.7 Vdd - - - - - - - 0 -
Max - 0.3 Vdd 0.3 ╠ 1.0 ╠ 5.0 10 15 15 Vdd -1.5 5.0
Unit V V V mA mA pF pF pF V mA
Maximum Output Voltage, "L" (Iout = 4mA) Maximum Input Leakage Current (Vin = Vdd or Vss, SCL pin only) Maximum Output Hi-Z Leakage Current (Output = High Impedance; Vout = Vdd) Maximum Input Capacitance (Input Pin) Maximum Output Capacitance (Output Pin) Maximum I/O Capacitance (I/O Pin) Comparator Common Mode Input Voltage Range Maximum Quiescent Supply Current (per Package)
COMPARATOR AC CHARACTERISTICS
Guaranteed Limit Symbol tPD Parameter Maximum Propagation Delay Test Conditions Vref = 1.5 V, 10mV overdrive Vref = 1.5 V, 100mV overdrive Min - - Typ 1.0 0.2 Max - - Unit mS mS
http://onsemi.com
3
|
|
