|
|
Part: M36W432B70ZA1T
Category:
Memory
-> Flash
Description: 32 Mbit 2mb X16, Boot Block Flash Memory And 4 Mbit 256k X16 SRAM, Multiple Memory Product
Company: ST Microelectronics, Inc.
Datasheet: Download M36W432B70ZA1T datasheet File size : 360 kB
Request For quote: Find where to buy M36W432B70ZA1T
Datasheet text preview:
M36W432T M36W432B
32 Mbit (2Mb x16, Boot Block) Flash Memory and 4 Mbit (256K x16) SRAM, Multiple Memory Product
PRODUCT PREVIEW
FEATUR ES SUMMARY s SUPPLY VOLT AG E VDDF = 2.7V to 3.3V VDDS = VDDQF = 2.7V to 3.3V VPPF = 12V for Fast Program (optional)
s s s
s s s s
SRA M 4 Mbit (256K x 16 bit) ACCESS TIME: 70ns LOW VDDS DATA RETENTION: 1.5V POWER DOW N FEATURES USIN G TWO CHIP ENABLE INPUTS
ACCESS TIME: 70,85ns LOW POWER CONSUMPTION ELECTRONIC SIGNATURE M anuf ac t urer C od e: 20h Top Device Code, M36W432T: 88BAh Bottom Device Code, M36W 432B: 88BBh
Figure 1. Packages
s
FLASH MEMORY 32 Mbit (2Mb x16) BOOT BLOCK 8 x 4 KWord Parameter Blocks (Top or Bottom Location)
FBGA
s
PROGRAMMING TIME 10µs typical Double Word Programming Option
Stacked LFBGA66 (ZA) 8 x 8 ball array
s
B L OC K L OC K I N G All blocks locked at Power up Any combination of blocks can be locked W PF for Block Lock-Down
s s s
AUTOMATIC STAND-BY MODE PROGRAM and ERASE SUSPEND COMMON FLASH INTERFACE 64 bit Security Code SEC URITY 64 bit user programmable OTP cells 64 bit unique device identifier One parameter block permanently lockable
s
February 2002
This is preliminary information on a new product now in dev elopment. Details are subjec t to c hange without notice.
1/57
M36W432T, M36W432B
TABLE OF C ONTENTS SUMMARY DESCRIPTION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5 Figure 2. Logic D iagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5 Table 1. Signal Names . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5 Figure 3. LFBGA Connections (Top view through package) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6 SIGNA L DESCRIPTIONS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6 FUNCTIONAL DESC RIPTION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8 Figure 4. Functional Block D iagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8 Table 2. Main Operation Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9 Flash Memory Component . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10 Figure 5. Flash Block Addresses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11 Figure 6. Flash Security Block Memory Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11 SRAM Component . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11 OPERATING MODES . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12 Flash Bus Operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12 Flash Command Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12 Table 3. Commands . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15 Table 4. Read Electronic Signature . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16 Table 5. Read Block Signature . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16 Table 6. Read Protection Register and Lock Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16 Table 7. Program, Erase Times and Program/Erase Endurance Cycles . . . . . . . . . . . . . . . . . . . . 17 Flash Block Locking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17 Table 8. Block Lock Status . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18 Table 9. Lock Status . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18 Flash Status Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19 Table 10. Status Register Bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20 SRAM Operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20 MAXIMU M RATING . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21 Table 11. Absolute Maximum Ratings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21 DC and AC PA RAMETERS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22 Table 12. Operating and AC Measurement Conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22 Figure 7. AC Measurement I/O Waveform . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22 Figure 8. AC Measurement Load Circuit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22 Table 13. Device Capacitance . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22 Table 14. DC Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23 Figure 9. Flash Read AC W aveforms . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24 Table 15. Flash Read AC Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
2/57
M 36W432T , M 36W432B
Figure 10. Flash Write AC Waveforms, Write Enable Controlled . . . . . . . . . . . . . . . . . . . . . . . . . . 26 Table 16. Flash Write AC Characteristics, Write Enable Controlled . . . . . . . . . . . . . . . . . . . . . . . . 27 Figure 11. Flash Write AC Waveforms, Chip Enable Controlled . . . . . . . . . . . . . . . . . . . . . . . . . . . 28 Table 17. Flash Write AC Characteristics, Chip Enable Controlled . . . . . . . . . . . . . . . . . . . . . . . . . 29 Figure 12. Flash Power-Up and Reset AC W aveforms . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30 Table 18. Flash Power-Up and Reset AC Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30 Figure 13. SRAM Read AC Waveforms, Address Controlled with UBS = LBS = VIL . . . . . . . . . . . 31 Figure 14. SRAM Read AC Waveforms, E1S, E2S or GS Controlled . . . . . . . . . . . . . . . . . . . . . . . 31 Figure 15. SRAM Standby AC W aveforms . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32 Table 19. SR AM Read AC Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32 Figure 16. SRAM W rite AC Waveforms, W S Controlled with GS Low . . . . . . . . . . . . . . . . . . . . . . 33 Figure 17. SRAM W rite AC Waveforms, W S Controlled with GS High . . . . . . . . . . . . . . . . . . . . . . 33 Figure 18. SRAM W rite AC Waveforms, UBS and LBS Controlled . . . . . . . . . . . . . . . . . . . . . . . . . 34 Figure 19. SRAM W rite AC Waveforms, E1S Controlled . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34 Table 20. SR AM Write AC Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35 Figure 20. SRAM Low VDDS Data Retention AC Waveforms, E1S Controlled . . . . . . . . . . . . . . . . 36 Figure 21. SRAM Low VDDS Data Retention AC Waveforms, E2S Controlled . . . . . . . . . . . . . . . . 36 Table 21. SR AM Low VDDS Data Retention Characteristic . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36 PAC KAGE MECHANICAL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37 Figure 22. Stacked LFBGA66 - 8 x 8 ball array, 0.8 mm pitch, Bottom View Package Outline . . . . 37 Table 22. Stacked LFBGA66 - 8 x 8 ball array, 0.8 mm pitch, Package Mechanical Data . . . . . . . 37 Figure 23. Stacked LFBGA66 Daisy Chain - Package Connections (Top view through package) . 38 Figure 24. Stacked LFBGA66 Daisy Chain - PCB Connections proposal (Top view through package)39 PAR T NUMBERING . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40 Table 23. Ordering Information Scheme . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40 Table 24. Daisy Chain Ordering Scheme . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40 REVISION HISTORY . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41 Table 25. Document Revision History . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41 APPENDIX A. FLASH MEMORY BLOCK ADD RESS TABLES . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42 Table 26. Top Boot Block Addresses, M36W432T . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42 Table 27. Bottom Boot Block Addresses, M36W432B . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43 APPENDIX B. COMMON FLASH INTER FACE (CFI) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44 Table 28. Query Structure Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44 Table 29. CFI Query Identification String . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44 Table 30. CFI Query System Interface Information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45 Table 31. Device Geometry Definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46 Table 32. Primary Algorithm-Specific Extended Query Table . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47 Table 33. Security Code Area . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48 APPENDIX C. FLASH MEMORY FLOWCHA RTS and PSEUDO C ODES . . . . . . . . . . . . . . . . . . . . . 49
3/57
Others parts begin by m3
|
|
|
